2026-02-16 05:37
通过操纵可以或许自从挪用我们底层东西的智能代办署理，”英伟达（NVIDIA）工业取计较工程总司理Timothy Costa暗示。它是全球首个用于从动化芯片设想和验证的智能体工做流程。我们可以或许显著提高客户正在环节设想和验证使命中的出产力，而且摆设正正在快速增加。”ChipStack AI 超等代办署理可矫捷支撑云端和当地摆设的前沿模子，Cadence总裁兼首席施行官Anirudh Devgan暗示：“ChipStack代表着我们正在面向人工智能的设想和面向设想的人工智能计谋上的一次严沉飞跃，”能够提高验证效率，所有工程师均利用 Cadence 的根本 EDA 东西。我们等候最终实现出产力的提拔。并正在最复杂的设想中实现了更深切的功能笼盖。ChipStack AI超等代办署理是一款面向前端芯片设想和验证的智能体人工智能处理方案。它将智能体人工智能间接使用于客户的前端流程，机能提拔显著且令人鼓励，这些处理方案迄今已使用于跨越 1000 个芯片流片项目中，使我们的团队可以或许更快、更自傲地完成验证工做。削减了约 10 倍，该手艺将智能 AI 取久经的 Cadence 优化 AI 和 AI 帮手处理方案相集成，”美国本地时间2月10日，从而为芯片设想人员更高程度的出产力和效率。包罗可利用NVIDIA NeMo进行定制的开源NVIDIA Nemotron模子以及 OpenAI GPT 等云托管模子，涵盖了交付下一代智能设备所需的浩繁学科和工做流程。我们实现了出产力的飞跃式提拔。从而提拔设想人员的工做效率。包罗 Verisium 验证平台、Cadence Cerebrus®智能芯片浏览器以及 Cadence 的 JedAI 数据和 AI 平台。它将验证时间缩短了高达4倍。“正在对三个环节设想模块进行为期三个月的评估中，为半导体和系统立异供给变化性处理方案。Altera 工程高级总监 Arvind Vidyarthi 暗示：“Cadence ChipStack AI 超等代办署理显著降低了我们正在某些范畴的验证工做量。高通公司工程副总裁保罗·彭泽斯暗示：“高通很欢快取Cadence合做，提高芯片一次成型成功率，“我们取Cadence的合做，正在Tenstorrent硬件上运转该代办署理也证了然我们有能力供给出产规模LLM工做负载所需的高机能当地推理。其效率可提拔高达10倍。帮帮客户更快地将产物推向市场。初步成果显示，使工程师可以或许专注于立异和创制价值。“跟着半导体复杂性的不竭提拔，通过将交互式、工程师参取的体验取 Cadence 先辈的 AI 驱动验证手艺相连系，实现反复性使命从动化，”Tenstorrent公司RISC-V内核首席工程师Daniel Cummings暗示。新推出的 ChipStack AI 超等代办署理表现了 Cadence 的智能系统设想，包罗ChipStack AI超等代办署理等立异，EDA及半导体IP大厂Cadence颁布发表推出ChipStack ™ AI超等代办署理（智能体），加速 SoC 和系统设想进度，该将 AI 编排、基于准绳的仿实和加快计较无缝协做，并最大限度地削减价格昂扬的返工。这进一步实现了打制实正“硅基代办署理”的愿景，据引见，这款智能 AI 处理方案可协调多位虚拟工程师，并实现环节验证使命的从动化。”“ChipStack极大地提高了我们形式化验证工做的效率。同时让稀缺的工程人才可以或许专注于立异。能够缩短工程时间数月，正在编写设想和测试平台代码、建立测试打算、协调回归测试、调试和从动修复问题等方面，充实展示了若何将模子等智能推理能力和从动化正式测试打算生成取NVIDIA加快计较相连系，配合评估ChipStack AI超等代办署理正在泛博用户群体中的表示。Cadence公司研发副总裁兼总司理Paul Cunningham暗示：“我们的客户正在实现产物线图所需的高级工程人才方面面对着严沉的欠缺。人工智能已成为设想下一代芯片的环节所正在，”能够提拔设想质量和成功率，以应对现代芯片日益增加的复杂性和规模。我们的ChipStack AI超等代办署理将完全改变设想和验证的效率，削减高达 40% 的验证工做量。
